３次元実装ICへの遅延故障検査容易化バウンダリスキャン設計の適用
2023年06月01日（木） 14:00-14:20 登録不要 無料
会場： ＜展示ホールセミナー会場E＞3D-MIDセミナー/アカデミックプラザ
徳島大学大学院
高見 圭悟氏
徳島大学大学院
四柳 浩之氏
徳島大学大学院
橋爪 正樹氏
【講演概要】
３次元実装ICにおいてチップ間接続に用いられるシリコン貫通ビア(TSV)の検査が課題となっている。我々はTSVにおける遅延故障を検出するための検査容易化設計としてIEEE標準のバウンダリスキャン設計に時間-ディジタル変換回路(TDC)を組込んだTDC組込み型バウンダリスキャン(TDCBS)を提案している。本発表では，実際にTSVを用いた積層チップへ提案回路を実装したICの試作とTDCBSによる遅延測定結果について報告する。試作ICでは標準径以外の大きさの径のTSVを用い，それらのTSVにおいて発生した論理値異常が検出され，また一部のTSVにおける異常遅延の検出が可能であった。