集積回路の集積度向上には微細化技術が主であったが，近年異種チップなどの接続・積層を用いる実装技術による集積化が着目されている。チップ間接続の検査手法として，バウンダリスキャン技術が標準化され用いられているが，半断線などに起因する遅延故障は検査困難である。当研究室では遅延故障検査容易化設計として，時間-ディジタル変換回路(TDC)を組込んだバウンダリスキャン設計を提案している。本出展では，提案手法の3D-ICやFPGAへの実装について実験結果とともに紹介します。
・遅延故障検査可能な時間-ディジタル変換回路(TDC)を組込んだバウンダリスキャン設計の３次元実装ICおよびFPGAへの実装
下記情報は来場者から出展者への事前アポイント・問合せを目的に公開しています。
それ以外の目的（セールス等）で無断に使用・転載する事を固く禁じます。
徳島大学 大学院社会産業理工学研究部